تصميم ثنائي الفينيل متعدد الكلور وتخطيطه هو عملية ترجمة مخطط كهربائي إلى لوحة مادية - وضع المكونات، وتوجيه آثار النحاس، وتحديد مجموعات الطبقات، وإعداد ملفات التصنيع. تحدد جودة هذه الترجمة ما إذا كانت اللوحة تعمل على الإصدار الأول أم أنها تقضي أسابيع في دورات تصحيح الأخطاء. تتسبب قرارات التخطيط السيئة - الخلوصات غير الكافية، وممانعات التتبع الخاطئة، ومسارات العودة غير المنضبطة - في حدوث أعطال لا يمكن إصلاحها بأي قدر من اختيار المكونات.
يمنع تسلسل التخطيط المنظم معظم هذه المشكلات. سير العمل القياسي هو: تحديد مخطط اللوحة وتكديس الطبقة ← وضع مكونات الطاقة عالية السرعة أولاً ← توجيه الشبكات الحرجة (الساعة، الأزواج التفاضلية، مستويات الطاقة) ← توجيه آثار الإشارة الثانوية ← تشغيل اختبارات قواعد التصميم (DRC) ← إنشاء ملفات جربر والحفر. يعد الانتقال مباشرة إلى التوجيه دون إنهاء الموضع هو السبب الوحيد الأكثر شيوعًا لإعادة العمل.
بالنسبة لأي لوحة تحمل إشارات أعلى من 100 ميجا هرتز، فإن آثار المعاوقة الخاضعة للرقابة غير قابلة للتفاوض. توفر مجموعة قياسية مكونة من 4 طبقات - الإشارة / الأرض / الطاقة / الإشارة - مستوى مرجعيًا ثابتًا أسفل جميع طبقات التوجيه، مما يحافظ على إمكانية التنبؤ بمقاومة التتبع. الهدف 50 أوم للآثار أحادية النهاية و100 أوم تفاضلي لمعظم الواجهات الرقمية (USB، HDMI، PCIe). يبلغ عرض التتبع للشريط الصغير 50 أوم على FR-4 مع عازل 0.2 مم حوالي 0.38 مم - ولكن تأكد دائمًا من بيانات مكدس الشركة المصنعة، نظرًا لأن سمك العازل الكهربائي وDk (ثابت العزل الكهربائي) يختلفان بين الموردين.
يؤدي الموضع إلى زيادة كفاءة التوجيه وسلامة الإشارة. القواعد الأساسية التي تقلل من تكرارات التخطيط:
يعتمد برنامج تصميم لوحة PCB المناسب على حجم الفريق وتعقيد اللوحة والميزانية. تشترك جميع أدوات EDA الحديثة في سير عمل مشترك - الالتقاط التخطيطي ← netlist ← تخطيط PCB ← DRC ← مخرجات التصنيع - ولكنها تختلف بشكل كبير في إمكانية التوجيه، وجودة المكتبة، وميزات التعاون، وتكامل المحاكاة.
| البرمجيات | المستخدم المستهدف | ماكس طبقات | محاكاة | التكلفة |
|---|---|---|---|---|
| مصمم ألتيوم | فرق محترفة | 32 | سي، بي، الحرارية | $$$$ |
| كيكاد | صناع، الشركات الناشئة | 32 | التوابل الأساسية | مجاني |
| النسر (فيوجن 360) | الهواة، فرق صغيرة | 16 | محدودة | مجاني–$$ |
| أوركاد / الإيقاع | المؤسسة / الفضاء | 40 | مجموعة SI/PI كاملة | $$$$ |
| إيزي إيدا / إل سيدا | النموذج الأولي، السحابة أولاً | 16 | لا شيء | مجاني–$ |
لفرق الأجهزة المهنية، مصمم ألتيوم تظل معيار الصناعة لتصميم اللوحات عالية الكثافة والسرعة - حيث يبرر جهاز التوجيه التفاعلي وإدارة الأزواج التفاضلية وتكامل MCAD ثلاثي الأبعاد الأصلي تكلفة المشاريع المعقدة. كيكاد 7 قام بسد الفجوة بشكل كبير بالنسبة للوحات المكونة من 4 إلى 8 طبقات وهو الآن الإعداد الافتراضي للأجهزة مفتوحة المصدر. تستخدم الفرق التي تعطي الأولوية للتعاون السحابي والتكامل المباشر بشكل متزايد EasyEDA مقترنًا بـ JLCPCB لدورات النماذج الأولية السريعة التي تقل عن 72 ساعة.
الرسم التخطيطي لثنائي الفينيل متعدد الكلور هو التمثيل المنطقي للدائرة الإلكترونية - فهو يحدد كل مكون، وكل توصيل كهربائي، وكل محدد مرجعي، ولكنه لا يحتوي على معلومات تحديد الموقع الفعلي. التخطيطي هو عقد بين مصمم الدائرة ومهندس التخطيط: كل شبكة في المخطط يجب أن تتحقق بشكل صحيح من النحاس الموجود على اللوحة، مع عدم وجود اتصالات غير مقصودة أو مفقودة.
يتبع مخطط دائرة لوحة PCB الاتفاقيات القياسية التي تجعلها قابلة للقراءة عبر الفرق ومنصات البرامج:
تكتشف عمليات فحص القواعد الكهربائية (ERC) في الأداة التخطيطية معظم أخطاء الأسلاك قبل أن يصل التصميم إلى التخطيط - الدبابيس غير المتصلة، والدبابيس المدفوعة بمصادر متعددة، وتعارضات الطاقة. يعد تشغيل ERC لصفر أخطاء قبل تصدير قائمة netlist أمرًا إلزاميًا؛ لا يمكن للتخطيط إصلاح خطأ تخطيطي.
يقوم PCB عبر اللوحة بوضع فتحة من خلال فتحة أو فتحة عبر مباشرة داخل لوحة الأرض SMD الخاصة بالمكون، بدلاً من توجيه أثر قصير من اللوحة إلى عبر قريب. يتم استخدام هذه التقنية في المقام الأول مع BGAs (حزم مصفوفة الشبكة الكروية) ذات النغمة الدقيقة وشبكات QFN والمكونات الأخرى حيث تكون المسافة بين الوسادات ضيقة للغاية بحيث لا يمكن توجيه أثر الهروب بجانب اللوحة.
يؤدي توجيه مسار قصير لساق الكلب من لوحة BGA إلى عبر إلى تقديم الحث ويمكن أن ينشئ كعبًا يعكس إشارات عالية التردد. تعمل تقنية Via in Pad على إزالة هذا الأثر تمامًا، تقليل الحث الطفيلي بنسبة 30-50% مقارنة بأثر هروب ساق الكلب بمقدار 0.5 ملم. بالنسبة لواجهات DDR5 وPCIe Gen 4/5 و10GbE التي تعمل بسرعة أعلى من 8 GT/s، يكون هذا الاختلاف قابلاً للقياس في هامش مخطط العين.
يتيح أيضًا Via in Pad توجيه هروب BGA أكثر إحكامًا - تبلغ مسافة BGA 0.65 مم فقط ~ 0.25 مم بين حواف اللوحة، والتي لا يمكنها استيعاب معيار عبر بجانب اللوحة دون انتهاك الحد الأدنى من قواعد الحلقة الحلقية والتخليص. تعد تقنية Via in Pad هي استراتيجية الهروب الوحيدة القابلة للتطبيق لحزم الملعب التي تقل عن 0.5 مم.
تتطلب تقنية Via in Pad معالجة تصنيع محددة تزيد من التكلفة. يجب أن يكون عبر برميل مملوءة بمادة إيبوكسي موصلة أو غير موصلة ومغطاة (مطلية فوقها) قبل تطبيق قناع اللحام. بدون الحشو، يمتص اللحام البرميل عبر التدفق أثناء إعادة التدفق، مما يؤدي إلى تجويع المفصل والتسبب في اتصال متقطع أو فراغات إطلاق الغازات. حدد "عبر لوحة غطاء التعبئة" بشكل صريح في ملاحظاتك الرائعة - فهي ليست عملية افتراضية. توقع علاوة تكلفة تصنيع بنسبة 15-25% للوحات عبر اللوحة مقابل اللوحات القياسية.
خريطة النقاط الساخنة الحرارية لثنائي الفينيل متعدد الكلور عبارة عن تحليل مرئي لتوزيع الحرارة - يتم إنشاؤه إما من خلال المحاكاة قبل التصنيع أو من خلال قياس كاميرا الأشعة تحت الحمراء (IR) على لوحة حية - والتي توضح أي مناطق من ثنائي الفينيل متعدد الكلور تتجاوز درجات حرارة التشغيل الآمنة. تتسبب النقاط الساخنة في تسارع شيخوخة المكونات، وإجهاد وصلات اللحام، والإغلاق الحراري التام في الدوائر المتكاملة لإدارة الطاقة، والدوائر المتكاملة منخفضة المقاومة (MOSFET)، والمنظمات الخطية.
يقوم برنامج تصميم ثنائي الفينيل متعدد الكلور الحديث مع المحاكاة الحرارية (Ansys Icepak، Cadence Celcium، الحل الحراري المتكامل لشركة Altium) بإنشاء خرائط النقاط الساخنة من خلال تطبيق قيم تبديد الطاقة على كل مكون وحل معادلة التوصيل الحراري عبر اللوحة. تشمل المدخلات المطلوبة مكون ثيتا-JB (المقاومة الحرارية من الوصلة إلى اللوحة)، وتغطية صب النحاس، عبر الكثافة، ودرجة الحرارة المحيطة بالإضافة إلى ظروف تدفق الهواء. تتطلب اللوحات ذات كثافة الطاقة التي تزيد عن 5 وات/سم² المحاكاة دائمًا قبل البناء لأول مرة - تعد إعادة معالجة المشكلات الحرارية بعد التصنيع باهظة الثمن وفي بعض الأحيان مستحيلة بدون إعادة تدوير اللوحة.
بالنسبة للوحات المدمجة، يمكن لكاميرا FLIR أو كاميرا IR متوسطة الموجة بدقة 320 × 240 أو أفضل حل النقاط الساخنة وصولاً إلى منصات QFN الفردية عند تشغيلها على مسافة العمل الصحيحة. قم بتشغيل اللوحة عند الحمل الكامل المقدر لمدة 10 دقائق على الأقل قبل التقاط الصور الحرارية - تستغرق درجات حرارة السطح عدة دقائق للوصول إلى حالة مستقرة، وتقلل القراءات المبكرة من درجات حرارة الوصلات القصوى. أي درجة حرارة السطح أعلاه 85 درجة مئوية في ظل الظروف المحيطة القياسية أوامر التحقيق؛ يتم تصنيف العديد من المكونات المخصصة للمستهلك إلى درجة حرارة 85 درجة مئوية، مما يعني أن درجة حرارة الوصلة الداخلية قريبة بالفعل من الحد الأقصى أو أعلى منه.
بمجرد تحديد نقاط الاتصال، تعد التصحيحات على مستوى التخطيط هي الحل الأكثر فعالية:
إن معرفة كيفية استكشاف أخطاء PCB وإصلاحها بكفاءة تفصل بين المهندسين الذين يقومون بإغلاق حلقات التصحيح في ساعات وبين أولئك الذين يقضون أيامًا في تبديل المكونات بشكل عشوائي. المفتاح هو اتباع طريقة عزل منظمة بدلاً من التخمين - يتم تحديد معظم أخطاء ثنائي الفينيل متعدد الكلور في كتلة وظيفية واحدة، ويؤدي القياس المنهجي إلى تضييق نطاق الخطأ بسرعة.
قبل توصيل الطاقة إلى لوحة جديدة أو مشبوهة، قم بفحصها بصريًا وباستخدام جهاز قياس متعدد. تحقق من وجود جسور اللحام على الدوائر المتكاملة ذات درجة الصوت الدقيقة (مكبر 10 × أو مجهر رقمي بدقة 40 × يكشف عن جسور غير مرئية للعين المجردة)، وتحقق من المكونات الحساسة للقطبية (الأغطية الإلكتروليتية، والثنائيات، والدوائر المتكاملة ذات المثبتات غير المتماثلة)، وقياس المقاومة بين قضبان الطاقة والأرضية. تشير المقاومة التي تقل عن 10 أوم عبر خط الإمداد الرئيسي قبل توصيل الطاقة إلى وجود قصر - يؤدي تطبيق الجهد الكهربي على لوحة قصيرة إلى خطر حرق الآثار وتدمير المكونات.
قم بإحضار قضبان الطاقة بالتسلسل، بدءًا من المدخل الرئيسي والعمل من خلال كل مخرج منظم. تحقق من الجهد الكهربي عند طرف خرج المنظم، ثم عند دبابيس طاقة IC - يشير انخفاض الجهد بين هاتين النقطتين إلى مقاومة التتبع أو وجود طلاء رديء. التحقق من التموج على كل سكة باستخدام راسم الذبذبات (اقتران التيار المتردد، حد عرض النطاق الترددي 20 ميجاهرتز)؛ تموج يتجاوز 50 مللي فولت من الذروة إلى الذروة على مصدر رقمي يمكن أن يسبب أخطاء منطقية تحاكي أخطاء البرامج الثابتة.
قسّم اللوحة إلى كتل وظيفية - الطاقة، وMCU، والاتصالات، والأجهزة الطرفية - واختبر كل منها على حدة حيثما أمكن ذلك. بالنسبة لوحدة MCU التي تفشل في التمهيد، تأكد أولاً من تشغيل المذبذب البلوري (قم بالقياس عند طرف XTAL باستخدام النطاق؛ الإشارة المسطحة تعني عدم وجود تذبذب)، ثم تحقق من تحرير دبوس إعادة التعيين بشكل صحيح، ثم تحقق من واجهة تصحيح أخطاء SWD/JTAG. يساعد المحلل المنطقي الموجود في الناقل على التمييز بين مشكلات البرامج الثابتة وفشل الأجهزة - في حالة وجود ساعة SPI وإشارات MOSI صالحة ولكن MISO صامت، يكون الخطأ في أسفل وحدة MCU.